3. 강의목표
반도체의 고속 신호처리, 저전력, 신호동기화 등의 역할에 필요한 칩 내부 외부의 배선 회로의 설계 최적화에 필요한 기술을 학습을 목표로 한다. 패키지 성분을 포함한 집적된 소자들간의 최적 데이터통신 위한 IO 회로 설계에 대한 개념을 습득한 후, 프로젝트기반 사례연구로 직렬링크, 병렬링크, 메모리인터페이스 및 부가회로 등의 Chip-to-chip IO 회로설계 능력을 습득한다.
4. 강의선수/수강필수사항
선수강: 전자회로2 수준의 회로 지식
필수사항: 설계 CAD Tool 사용 및 Simulation 수행이 가능한 환경을 갖춘 학생
(Qualifying HW 수행 가능 수준의 이해도와 실습 환경을 갖춘 학생)
5. 성적평가
출석(10), HW(10), 토픽연구 발표(30), 프로젝트 발표(50)
6. 강의교재
| 도서명 |
저자명 |
출판사 |
출판년도 |
ISBN |
|
PPT lecture note, papers
|
|
|
0000
|
|
7. 참고문헌 및 자료
Design of Integrated Circuits for Optical Communications, Behzad Razavi, Wiley.
High-Bandwidth Memory Interface, Chulwoo Kim, Springer
8. 강의진도계획
Week 1 : Overview & Qualifying HW
Week 2 : Transmission lines and channel characteristics
Week 3 : Basic IO Building Blocks (Transmitter & Receiver)
Week 4 : Advanced IO Building Blocks (Equalization)
Week 5-6 : Topic presentation (1)
Week 7-8 : Clock generation (PLL & DLL)
Week 9 : Serial IO system (CDR)
Week 10 : Mid term project presentation
Week 11 : Memory IO system (Parallel)
Week 12-13 : Topic presentation (2)
Week 14 : Jitter and Noise
Week 15-16 : Final term project presentation
11. 장애학생에 대한 학습지원 사항
- 수강 관련: 문자 통역(청각), 교과목 보조(발달), 노트필기(전 유형) 등
- 시험 관련: 시험시간 연장(필요시 전 유형), 시험지 확대 복사(시각) 등
- 기타 추가 요청사항 발생 시 장애학생지원센터(279-2434)로 요청