2025년도 2학기 반도체 공학 개론 (PSEP501-01) 강의계획서

1. 수업정보

학수번호 PSEP501 분반 01 학점 3.00
이수구분 전공필수 강좌유형 선수과목
포스테키안 핵심역량
강의시간 화, 목 / 12:30 ~ 13:45 / LG연구동 강의실 [104호] 성적취득 구분 G

2. 강의교수 정보

심재윤 이름 심재윤 학과(전공) 전자전기공학과
이메일 주소 jysim@postech.ac.kr Homepage https://pics.postech.ac.kr/
연구실 POSTECH INTEGRATED CIRCUITS AN 전화 279-2378
Office Hours

3. 강의목표

반도체 트랜지스터의 개념 및 주요 파라미터의 추출 방법과 DRAM, flash, SRAM과 같은 컴퓨터 시스템을 구성하는 주요 메모리 칩의 의 동작 원리를 배운다.
풀커스텀방식 반도체 설계 분야에 진출하고자하는 입문자를 대상으로 설계환경, 전문적 CAD Tool, 설계 flow, 회로 설계 및 검증, 칩레벨 설계에 대한 기초 이론과 실무를 예제를 통해 학습한다.

4. 강의선수/수강필수사항

전자회로 I

5. 성적평가

중간고사(혹은 퀴즈) + 설계과제 2~3개를 통한 성적 산출

6. 강의교재

도서명 저자명 출판사 출판년도 ISBN

7. 참고문헌 및 자료

Jacob Baker, CMOS circuit design. layout. and simulation. IEEE Press. 2019
Jan. M. Babaey, Digital Integrated Circuits: A Design Perspective. Prentice Hall, 2003
Neil H. E. Weste, CMOS VLSI Design: A Circuits and Systems Perspective, Pearson, 2010
Cadence & Calibre Online Manual

8. 강의진도계획

1~6주: 트랜지스터 개념, 모델 파라미터 이해, 메모리 시스템 기초
7주: Full-custom 설계 환경, CAD tool, 및 flow
8~9주: Inverter cell schematic, symbol, layout 및 검증 실습
10~11주: 풀커스텀 회로 설계 이론 (Power,delay model, fanout 개념)
12~13주: Inverter chain 설계 및 PDP(power-delay) 최적화
14~15주: SRAM 구조, bitcell, 및 sense amplifier 설계
16주: Chip-level 회로 설계(Power routing, ESD, Latchup, IR-drop, etc.)

9. 수업운영

- 본 교과목과 반도체 공학과 SEMI442(풀커스텀 집적회로 설계) 과목은 서로 중복 수강을 제한함. 중복수강시 학점상 큰 불이익 있음.
- 반도체 공학과 선수과목을 수강하지 않은 학생(타학과 학부생/대학원생)은 교과목 담당교수님의 사전 메일 승인을 받은 경우에 한하여 정원 범위내 선착순으로 정원외 신청을 허용함.
(담당 교수님 메일 승인 후, "POVIS - 정원외 수강신청"을 통하여 신청/승인 필요, "정원외 수강신청"은 수강 정정 기간 종료 2일 전부터 신청 가능함)

10. 학습법 소개 및 기타사항

이론강의와 실습을 병행

11. 장애학생에 대한 학습지원 사항

- 수강 관련: 문자 통역(청각), 교과목 보조(발달), 노트필기(전 유형) 등

- 시험 관련: 시험시간 연장(필요시 전 유형), 시험지 확대 복사(시각) 등

- 기타 추가 요청사항 발생 시 장애학생지원센터(279-2434)로 요청